MAX II CPLD具有以下特點(diǎn):

　　■低成本、低功耗CPLD

　　■即時啟動，非易失性架構(gòu)

　　■待機(jī)電流低至29 μ A

　　■提供快速傳播延遲和時鐘到輸出時間

　　■提供四個全局時鐘，每個邏輯數(shù)組塊(LAB)有兩個時鐘可用

　　UFM塊高達(dá)8 Kbits的非易失性存儲

　　■多伏核心，使外部供電電壓的設(shè)備或3.3 V/2.5 V或1.8 V

　　■支持3.3 v、2.5 v、1.8 v、1.5 v邏輯電平的多伏I/O接口

　　■總線友好的架構(gòu)，包括可編程回轉(zhuǎn)速率，驅(qū)動強(qiáng)度，母線，可編程上拉電阻

　　■Schmitt觸發(fā)器支持耐噪音輸入(每引腳可編程)

　　I/ o完全符合外圍組件互連特殊興趣組(PCI SIG) PCI本地總線規(guī)范修訂版2.2，用于在66 MHz下3.3 v操作

　　■支持hot-socketing

　　■內(nèi)置聯(lián)合測試行動組(JTAG)邊界掃描測試(BST)電路符合IEEE標(biāo)準(zhǔn)1149.1-1990

　　■ISP電路符合IEEE Std. 1532